-- Copyright © 1993 by  McGraw-Hill, Inc. and Zainalabedin Navabi

-- FIGURE 7.17 




-- SIMULATION REPORT FOR INPUT_OUTPUT ARCHITECTURE OF 
   THE FLIPFLOP_TEST ENTITY IN FIG.16 :

|-TIME--|----------SIGNAL NAMES-----------|
|       |                                 |
| (NS)  |   CC    EE    DD    Q1    QB1   |
|       |                                 |
|-------|---------------------------------|
|       |                                 |
|    0  |   '0'   '0'   '0'   '0'   '0'   |
|   +1  |   ...   '1'   ...   ...   ...   |
|  400  |   '1'   ...   ...   ...   ...   |
|  404  |   ...   ...   ...   '0'   ...   |
|  405  |   ...   ...   ...   ...   '1'   |
|  800  |   '0'   ...   ...   ...   ...   |
| 1000  |   ...   ...   '1'   ...   ...   |
| 1200  |   '1'   ...   ...   ...   ...   |
| 1204  |   ...   ...   ...   '1'   ...   |
| 1205  |   ...   ...   ...   ...   '0'   |
| 1600  |   '0'   ...   ...   ...   ...   |
| 2000  |   '1'   ...   '0'   ...   ...   |
| 2004  |   ...   ...   ...   '0'   ...   |
| 2005  |   ...   ...   ...   ...   '1'   |
| 2200  |   ...   '0'   ...   ...   ...   |
| 2400  |   '0'   ...   ...   ...   ...   |
| 2800  |   '1'   ...   ...   ...   ...   |
| 3000  |   ...   ...   '1'   ...   ...   |
|   +1  |   ...   ...   '1'   ...   ...   |
| 3200  |   '0'   ...   ...   ...   ...   |
|   +1  |   '0'   ...   ...   ...   ...   |
|       |                                 |
|-------|---------------------------------|